Từ: https://pvlab.epfl.ch/
Lý lịch
Năng lượng quang điện (PV) đang trên đà trở thành một trong những nguồn năng lượng chính toàn cầu và silicon tinh thể đang thống trị thị trường mà không có dấu hiệu thay đổi trong tương lai gần. Pin mặt trời dị hợp dựa trên silicon (Si-HJT) là một chủ đề nóng trong quang điện silic tinh thể vì nó cho phép pin mặt trời có khả năng chuyển đổi năng lượng hiệu quả kỷ lục lên tới 26,6% (Hình 1, xem thêm Yoshikawa et al., Năng lượng tự nhiên 2 , 2017 ). Điểm mấu chốt của Si-HJT là sự dịch chuyển của các tiếp xúc hoạt động tái tổ hợp cao từ bề mặt tinh thể bằng cách chèn một màng có băng rộng. Để đạt được tiềm năng thiết bị đầy đủ, mật độ trạng thái giao diện không đồng nhất phải ở mức tối thiểu. Trên thực tế, màng silic vô định hình (a-Si: H) có độ dày chỉ vài nanomet là ứng cử viên hấp dẫn cho điều này: Bandgap của chúng rộng hơn so với c-Si và, khi nội tại, những màng như vậy có thể làm giảm bề mặt c-Si mật độ trạng thái bằng cách hydro hóa. Ngoài ra, những phim này có thể được pha tạp tương đối dễ dàng, loại n hoặc loại p, cho phép chế tạo (không in thạch bản) các tiếp điểm có giá trị thấp kỷ lục cho mật độ dòng bão hòa. Hiệu suất chuyển đổi năng lượng trên diện tích lớn (> 100 cm 2 ) (~ 25%) đã được báo cáo bởi một số công ty ( Tagushi và cộng sự, IEEE JPV 4, 2014 , Adachi và cộng sự APL 104, 2015 ).
Hình 1: Sự phát triển hiệu quả của pin mặt trời silicon đơn tinh thể trong 20 năm qua.
Một sơ đồ và sơ đồ dải của pin mặt trời dị thể điển hình được đưa ra trong Hình 2. Các tính năng thiết bị cơ bản ở mặt trước (chiếu sáng) liên tiếp một lớp thụ động a-Si: H nội tại và một bộ phát silic vô định hình pha tạp p được lắng đọng bởi plasma tăng cường lắng đọng hơi hóa học (PECVD). Trên cùng của các lớp silicon, một oxit dẫn điện trong suốt chống phản xạ (TCO) được lắng đọng bởi sự lắng đọng hơi vật lý (PVD) và việc thu phí được tạo ra bởi một lưới tiếp xúc kim loại in trên màn hình. Ở mặt sau, một ngăn thu điện tử được sử dụng và nó bao gồm một lớp thụ động a-Si: H nội tại, một silic vô định hình loại n pha tạp (cả hai được gửi bởi PECVD), một lớp TCO và một lớp tiếp xúc kim loại ( ký gửi bởi PVD).
| |
Hình 2: Trái: Sơ đồ của pin mặt trời dị vòng (không theo tỷ lệ). Phải: Sơ đồ dải điện tử trong bóng tối ở trạng thái cân bằng của pin mặt trời dị vòng (không theo tỷ lệ).
Hình 3 hiển thị các chủ đề chính của nghiên cứu hiện đang theo đuổi trong nhóm. Điều này đi từ các nguyên tắc cơ bản của cơ chế thụ động, thông qua việc phát triển các sơ đồ tiếp xúc thay thế để trích xuất các điện tích âm (điện tử) và dương (lỗ trống), đến sự phát triển của kiến trúc thiết bị sáng tạo và nghiên cứu tác động của điều kiện vận hành đến năng suất của các mô-đun quang điện.
Hình 3: Các chủ đề nghiên cứu tích cực xung quanh pin mặt trời dị vòng dựa trên Silicon.
Sự thụ động bề mặt
Những tiến bộ gần đây trong sản xuất quy mô lớn silicon có độ tinh khiết cao làm cho wafer silicon chất lượng rất cao có sẵn để sản xuất hàng loạt. Mật độ khuyết tật thấp trong các tấm wafer như vậy làm cho hiệu suất trên 25% có thể đạt được đối với kiến trúc thiết bị phù hợp. Thách thức đầu tiên để chế tạo thiết bị hiệu quả cao như vậy là đảm bảo rằng bề mặt của wafer không có khuyết tật hoạt động điện tử. Sự thụ động bề mặt như vậy có thể đạt được bằng nhiều cách khác nhau, điều tra rộng rãi nhất ở PV-Lab là việc sử dụng silicon vô định hình hydro hóa (a-Si: H). Điều này chứng tỏ là một trong những lớp hiệu quả nhất để cung cấp sự thụ động cực kỳ tốt, cho phép tuổi thọ sóng mang rất lớn trong các tấm silicon, cũng như hiệu quả cao kỷ lục. Hiện tượng đằng sau sự thụ động bề mặt từ a-Si: H (và hợp kim oxit và cacbua của nó), vai trò của hydro, hiệu ứng đốt nóng hoặc chiếu sáng là những cuộc thẩm vấn khoa học hấp dẫn khiến lĩnh vực này vẫn hoạt động rất mạnh [Kobayashi2016].
Liên hệ hình thành
Thách thức thứ hai khi chế tạo pin mặt trời hiệu quả cao từ một tấm wafer silicon chất lượng cao là bộ sưu tập có chọn lọc các điện tích dương và âm tại hai cực cách nhau không gian. Bộ sưu tập chọn lọc như vậy phụ thuộc vào màng điện tử bán thấm, cung cấp kết nối điện có điện trở thấp cho một loại điện tích (ví dụ điện tử) trong khi chặn với rò rỉ tối thiểu loại kia (lỗ). Việc sử dụng các lớp silic vô định hình pha tạp (loại p và n loại a-Si: H) chứng tỏ là một cách cực kỳ hiệu quả để cung cấp tính chọn lọc như vậy với hiệu quả kỷ lục thế giới thu được khi sử dụng các liên hệ như vậy của một số phòng thí nghiệm và công ty [DeWolf2012]. Những phim này có một số hạn chế, bao gồm sự hấp thụ ký sinh của ánh sáng và độ chọn lọc không lý tưởng (đáng chú ý là khả năng chống không đáng kể đối với chiết xuất điện tích và dẫn truyền bên thấp). Làm sáng tỏ các thuộc tính cơ bản cần thiết cho một liên hệ chọn lọc lý tưởng (liên quan đến vật liệu nhưng cũng là thuộc tính giao diện) là chìa khóa để phát triển các thiết bị hiệu quả hơn dựa trên các quy trình đơn giản hơn. Áp dụng các vật liệu phù hợp mới lạ như các liên hệ chọn lọc của nhà mạng là một chủ đề rất tích cực cho mục đích này và thiết kế và chế tạo các vật liệu phù hợp là một trọng tâm mạnh mẽ của nhóm.
Kiến trúc thiết bị
Các tế bào năng lượng mặt trời không có Dopant: Mặc dù một ý tưởng tồn tại từ lâu rằng một thiết bị quang điện đòi hỏi các tiếp xúc pha tạp của các cực đối diện phải hiệu quả, nhưng một sự hiểu biết gần đây về vật lý của pin mặt trời cho thấy rằng đó không phải là trường hợp: thiết bị hiệu quả. Trình diễn thử nghiệm một tế bào silicon tinh thể hiệu quả cao nhưng hoàn toàn không có chất bẩn - sử dụng MoO 3 và LiF dưới mức độ cân bằng hóa học một cách nhẹ nhàng và tiếp xúc với kiến trúc thiết bị hoàn toàn mới, với nhiều quy trình đơn giản và cực kỳ đơn giản thiết kế đơn giản [Bullock2016].
Các pin mặt trời được liên lạc ngược (IBC) được liên kết lại với nhau: Để trích xuất các điện tích từ pin mặt trời silicon, cần phải có các tiếp xúc kim loại. Trong khi các điện tích mặt trời kiến trúc truyền thống (điện tử) và điện tích dương (lỗ trống) được thu thập ở mỗi bên của wafer, thiết kế IBC thu thập cả hai loại điện tích ở phía sau của wafer. Điều này cho phép đặt tất cả các kim loại cần thiết để trích xuất các điện tích này ở phía sau của wafer, do đó ngăn chặn bóng và cho phép tạo ra dòng điện cao hơn. Mặc dù về nguyên tắc đơn giản, cách tiếp cận như vậy đưa ra nhiều thách thức khoa học và công nghệ [Tomasi2017].
Các thiết bị diện tích nhỏ: Trong khi các tế bào ghi cho hầu hết các công nghệ quang điện thu được trên các thiết bị có diện tích nhỏ (1 cm 2 trở xuống), hiệu suất kỷ lục gần đây đối với các thiết bị silicon dựa trên wafer đã thu được trên diện tích lớn hơn nhiều> 100 cm 2 . Độ dài khuếch tán lớn của các chất mang quang điện trong silicon (điển hình ở quy mô milimet) làm cho sự tái hợp cạnh là một vấn đề cụ thể và việc chế tạo các thiết bị nhỏ là một thách thức. Hiểu rõ hơn về tổn thất liên quan đến khu vực và phát triển thụ động cạnh có thể cho phép các thiết bị diện tích nhỏ hiệu quả được thực hiện các nhu cầu thư giãn về mặt kim loại hóa.
Điều kiện hoạt động
Tối ưu hóa chung của pin mặt trời được thực hiện để đạt hiệu suất cao nhất trong các điều kiện thử nghiệm tiêu chuẩn (25 ° C, 1000 W / m2, phổ AM1.5). Những điều kiện như vậy không đại diện cho những người có kinh nghiệm trong lĩnh vực này trong quá trình hoạt động. Đặc biệt, các mô-đun được lắp đặt ở vùng khí hậu nóng và nắng có mức độ chiếu xạ cao nhưng cũng có nhiệt độ hoạt động cao gây bất lợi cho sản lượng năng lượng của chúng. Tuy nhiên, nhiệt độ hoạt động cao có thể có lợi trong các trường hợp cụ thể để vượt qua các rào cản nhiệt và cải thiện vận chuyển điện tích. Tối ưu hóa phù hợp cho các điều kiện khí hậu cụ thể có thể cung cấp mức tăng năng lượng hàng năm cho các phương pháp tiêu chuẩn. Nó cũng cho thấy tổn thất điện trở do tác động liên kết tế bào không chỉ với hiệu quả của mô-đun mà còn cả hệ số nhiệt độ của các mô-đun, làm nổi bật nhu cầu mạnh mẽ hơn về kết nối điện trở thấp ở vùng khí hậu nóng.
