Silicon Wafer sản xuất

Sep 14, 2020

Để lại lời nhắn

Nguồn: mksinst.com


Điện tử lớp Polycrystalline Silicon (Polysilicon) Thanh lọc

Schematic of a submerged electrode arc furnace used in the production of MG-Si
Biểu đồ 1. Sơ đồ của một lò hồ quang điện cực ngập nước được sử dụng trong sản xuất MG-Si.
Silic là nguyên tố phổ biến thứ hai trong lớp vỏ trái đất (oxy là nguyên tố đầu tiên). Nó xuất hiện tự nhiên trong đá silicat (Si-O có chứa) đá và cát. Silicon nguyên tố được sử dụng trong sản xuất thiết bị bán dẫn được sản xuất từ thạch anh có độ tinh khiết cao và cát thạch anh, chứa tương đối ít tạp chất. Silicon cấp điện tử, tên được sử dụng cho lớp silicon được sử dụng trong sản xuất thiết bị bán dẫn, là sản phẩm của một chuỗi các quá trình bắt đầu với việc chuyển đổi cát thạch anh hoặc thạch anh thành "silicon cấp luyện kim" (MG-Si), trong lò hồ quang điện (Hình 1) theo phản ứng hóa học:


Sio2+ C → Si + CO2

Silicon chuẩn bị theo cách này được gọi là "lớp luyện kim" vì hầu hết sản xuất của thế giới thực sự đi vào sản xuất thép. Nó là khoảng 98% tinh khiết. MG-Si không đủ tinh khiết để sử dụng trực tiếp trong sản xuất điện tử. Một phần nhỏ (5% – 10%) sản xuất MG-Si trên toàn thế giới được tinh chế hơn nữa để sử dụng trong sản xuất điện tử. Việc thanh lọc MG-Si thành silicon cấp bán dẫn (điện tử) là một quá trình nhiều bước, được hiển thị theo sơ đồ trong Hình 2. Trong quá trình này, MG-Si là mặt đất đầu tiên trong một quả bóng-mill để sản xuất rất tốt (75%< 40="" µm)="" particles="" which="" are="" then="" fed="" to="" a="" fluidized="" bed="" reactor="" (fbr).="" there="" the="" mg-si="" reacts="" with="" anhydrous="" hydrochloric="" acid="" gas="" (hcl),="" at="" 575="" k="" (approx.="" 300ºc)="" according="" to="" the="">


Si + 3HCl → SiHCl3+ H2

Phản ứng hydrochlorination trong FBR làm cho một sản phẩm khí đó là khoảng 90% trichlorosilane (SiHCl3). 10% còn lại của khí được sản xuất trong bước này chủ yếu là tetrachlorosilane, SiCl4, với một số dichlorosilane, SiH2Cl2. Hỗn hợp khí này được đưa qua một loạt các chưng cất phân đoạn làm sạch trichlorosilane và thu thập và tái sử dụng các sản phẩm phụ tetrachlorosilane và dichlorosilane. Quá trình thanh lọc này tạo ra trichlorosilane cực kỳ tinh khiết với các tạp chất chính trong các phần thấp trên mỗi tỷ phạm vi. Silicon đa tinh thể tinh khiết, rắn được sản xuất từ trichlorosilane có độ tinh khiết cao bằng cách sử dụng một phương pháp được gọi là "Quy trình Siemens". Trong quá trình này, trichlorosilane được pha loãng với hydro và đưa vào lò phản ứng lắng đọng hơi hóa học. Ở đó, các điều kiện phản ứng được điều chỉnh để silicon đa tinh thể được lắng đọng trên các thanh silicon được làm nóng bằng điện theo mặt sau của phản ứng hình thành trichlorosilane:

SiHCl (SiHCl)3+ H2→ Si + 3HC

Sản phẩm bổ trợ từ phản ứng lắng đọng (H2, HCl, SiHCl3, SiCl (SiCl)4và SiH2Cl2) được chụp và tái chế thông qua quá trình sản xuất và thanh lọc trichlorosilane như thể hiện trong Hình 2. Hóa học của quá trình sản xuất, thanh lọc và lắng đọng silicon liên quan đến silicon cấp bán dẫn phức tạp hơn mô tả đơn giản này. Ngoài ra còn có một số hóa học thay thế có thể được, và được sử dụng để sản xuất polysilicon.

rocess flow diagram for the production of semiconductor grade (electronic grade) silicon
Hình 2. Sơ đồ dòng chảy quy trình để sản xuất silicon cấp bán dẫn (cấp điện tử).

Chế tạo wafer tinh thể đơn

Các tấm silicon rất quen thuộc với những người trong chúng ta trong ngành công nghiệp bán dẫn thực sự là những lát mỏng của một tinh thể silicon lớn được trồng từ silicon đa tinh thể điện tử tan chảy. Quá trình được sử dụng trong việc phát triển các tinh thể duy nhất được gọi là quá trình Czochralski sau khi nhà phát minh của nó, Jan Czochralski. Hình 3 cho thấy trình tự cơ bản và các thành phần liên quan đến quá trình Czochralski.
Schematic of Czochralski process (b) Process equipment (reproduced with permission, PVA TePla AG 2017)
Biểu đồ 3. Sơ đồ quy trình Czochralski (b) Thiết bị quy trình (sao chép với sự cho phép, PVA TePla AG 2017).
Quá trình Czochralski được thực hiện trong một buồng sơ tán, thường được gọi là một "tinh thể puller" có chứa một nồi nấu lớn, thường là thạch anh, và một yếu tố sưởi ấm điện (Hình 3(a)). Polysilicon cấp bán dẫn được nạp (tính phí) vào nồi nấu cùng với số tiền chính xác của bất kỳ quần lót như phốt pho hoặc boron có thể cần thiết để cung cấp cho các wafers sản phẩm đặc điểm P hoặc N quy định. Sơ tán loại bỏ bất kỳ không khí nào từ buồng để tránh quá trình oxy hóa silic nóng trong quá trình tăng trưởng. Nồi nấu điện tích được làm nóng bằng điện đến nhiệt độ đủ để làm tan chảy polysilicon (lớn hơn 1421ºC). Một khi điện tích silicon được làm tan chảy hoàn toàn, một tinh thể hạt nhỏ, được gắn trên một cây gậy, được hạ xuống silic nóng chảy. Tinh thể hạt thường có đường kính khoảng 5 mm và dài tới 300 mm. Nó hoạt động như một "khởi đầu" cho sự phát triển của tinh thể silicon lớn hơn từ sự tan chảy. Tinh thể hạt được gắn trên thanh với một khía cạnh tinh thể được biết đến theo chiều dọc theo chiều dọc theo hướng tan chảy (các khía cạnh tinh thể được xác định bởi "Chỉ số Miller"). Trong trường hợp tinh thể hạt giống, các khía cạnh có chỉ số Miller của<100>,<110>Hoặc<111>thường được chọn. Sự tăng trưởng tinh thể từ tan chảy sẽ phù hợp với định hướng ban đầu này, cho tinh thể lớn cuối cùng một hướng tinh thể được biết đến. Sau khi ngâm trong tan chảy, tinh thể hạt là từ từ (một vài cm / giờ) kéo từ tan chảy như tinh thể lớn hơn phát triển. Tốc độ kéo xác định đường kính cuối cùng của tinh thể lớn. Cả tinh thể và nồi nấu được xoay trong quá trình kéo tinh thể để cải thiện tính đồng nhất của tinh thể và phân phối dopant. Tinh thể lớn cuối cùng có hình trụ; nó được gọi là "boule". Tăng trưởng Czochralski là phương pháp kinh tế nhất để sản xuất các boules tinh thể silicon thích hợp để sản xuất tấm silicon để chế tạo thiết bị bán dẫn nói chung (được gọi là tấm CZ). Phương pháp này có thể tạo thành các boules đủ lớn để tạo ra các tấm silicon có đường kính lên đến 450 mm. Tuy nhiên, phương pháp này có những hạn chế nhất định. Kể từ khi boule được trồng trong một thạch anh (SiO2) nồi nấu kim loại, một số ô nhiễm oxy luôn luôn hiện diện trong silic (thường là 1018 nguyên tử cm-3 hoặc 20 ppm). Nồi nấu than chì đã được sử dụng để tránh ô nhiễm này, tuy nhiên chúng tạo ra các tạp chất carbon trong silic, mặc dù ở một thứ tự cường độ thấp hơn về nồng độ. Cả hai tạp chất oxy và carbon làm giảm chiều dài khuếch tán tàu sân bay thiểu số trong wafer silicon cuối cùng. Dopant homogeneity in the axial and radial directions is also limited in Czochralski silicon, making it difficult to obtain wafers with resistivities greater than 100 ohm-cm.


Silicon có độ tinh khiết cao hơn có thể được sản xuất bằng một phương pháp được gọi là tinh chế Float Zone (FZ). Trong phương pháp này, một thỏi silicon đa tinh thể được gắn theo chiều dọc trong buồng tăng trưởng, dưới bầu khí quyển chân không hoặc trơ. Thỏi không tiếp xúc với bất kỳ thành phần buồng nào ngoại trừ khí xung quanh và tinh thể hạt giống có định hướng đã biết tại cơ sở của nó (Hình 4). Thỏi được làm nóng bằng cách sử dụng cuộn dây tần số vô tuyến không tiếp xúc (RF) thiết lập một vùng vật liệu nóng chảy trong thỏi, thường dày khoảng 2 cm. Trong quá trình FZ, thanh di chuyển theo chiều dọc xuống, cho phép vùng nóng chảy di chuyển lên chiều dài của thỏi, đẩy các tạp chất trước sự tan chảy và để lại phía sau silicon tinh thể đơn tinh khiết cao. Tấm silicon FZ có sức đề kháng cao đến 10.000 ohm-cm.

Float zone crystal growth configuration
Biểu đồ 4. Cấu hình tăng trưởng tinh thể vùng nổi.
Một khi boule silicon đã được tạo ra, nó được cắt thành độ dài quản lý và mỗi mặt đất chiều dài đến đường kính mong muốn. Các căn hộ định hướng cho biết doping silic và định hướng cho các tấm có đường kính nhỏ hơn 200 mm cũng được nghiền vào đại hoa ở giai đoạn này. Đối với các tấm có đường kính nhỏ hơn 200 mm, phẳng chính (lớn nhất) được định hướng vuông góc với một trục tinh thể được chỉ định như<111>Hoặc<100>(xem Hình 5). Các căn hộ thứ cấp (nhỏ hơn) cho biết wafer là loại p hay loại n. Các tấm 200 mm (8 inch) và 300 mm (12 inch) sử dụng một notch duy nhất hướng đến trục tinh thể được chỉ định để chỉ định hướng wafer mà không có chỉ báo cho loại doping. Hình 3 cho thấy mối quan hệ giữa loại wafer và vị trí của căn hộ trên cạnh wafer.
Wafer flat designators for different wafer orientation and doping
Biểu đồ 5. Wafer chỉ định phẳng cho định hướng wafer khác nhau và doping.
Sau khi boule đã được mặt đất để đường kính mong muốn và các căn hộ đã được tạo ra, nó được cắt thành lát mỏng bằng cách sử dụng một lưỡi kim cương nạm hoặc một dây thép. Các cạnh của lát silicon thường được làm tròn ở giai đoạn này. Các dấu hiệu laser chỉ định loại silicon, điện trở suất, nhà sản xuất, v.v. cũng được thêm vào gần căn hộ chính tại thời điểm này. Cả hai bề mặt của lát chưa hoàn thành là mặt đất và lapped để mang lại cho tất cả các lát trong vòng một độ dày quy định và khả năng chịu độ phẳng. Mài mang lại cho lát vào một độ dày thô và khoan dung độ phẳng sau đó quá trình vỗ loại bỏ các bit cuối cùng của vật liệu không mong muốn từ các khuôn mặt lát, để lại một bề mặt mịn, phẳng, unpolished. Vỗ thường đạt được dung sai dưới 2,5 μm độ đồng nhất trong độ phẳng bề mặt wafer.


Giai đoạn cuối cùng trong sản xuất silicon wafer liên quan đến hóa họcEtchingđi bất kỳ lớp bề mặt có thể đã tích lũy thiệt hại tinh thể và ô nhiễm trong quá trình cưa, mài và vỗ; tiếp theo làđánh bóng cơ học hóa học(CMP) để sản xuất một phản xạ cao, trầy xước và thiệt hại bề mặt miễn phí ở một bên của wafer. Etch hóa học được thực hiện bằng cách sử dụng một giải pháp khắc axit hydrofluoric (HF) trộn với axit nitric và axetic có thể hòa tan silic. Trong CMP, lát silicon được gắn lên một tàu sân bay và được đặt trong một máy CMP, nơi họ trải qua đánh bóng hóa học và cơ khí kết hợp. Thông thường, CMP sử dụng một miếng đánh bóng polyurethane cứng kết hợp với bùn của các hạt mài mòn phân tán mịn hoặc silica trong dung dịch kiềm. Thành phẩm của quá trình CMP là wafer silicon mà chúng tôi, với tư cách là người dùng, đã quen thuộc. Nó có một bề mặt miễn phí phản xạ cao, trầy xước và hư hỏng ở một bên mà trên đó các thiết bị bán dẫn có thể được chế tạo.

Hợp chất bán dẫn Wafer sản xuất

Chất bán dẫn hợp chất là vật liệu quan trọng trong nhiều thiết bị điện tử quân sự và các thiết bị điện tử đặc biệt khác như laser, thiết bị điện tử tần số cao, đèn LED, máy thu quang, mạch tích hợp quang điện tử, v.v. GaN đã được sử dụng phổ biến trong nhiều ứng dụng LED thương mại khác nhau kể từ những năm 1990.


Bảng 1 cung cấp một danh sách các chất bán dẫn hợp chất nguyên tố và nhị phân (hai nguyên tố) cùng với bản chất của khoảng cách ban nhạc và độ lớn của nó. Ngoài các chất bán dẫn hợp chất nhị phân, chất bán dẫn hợp chất ternary (ba nguyên tố) cũng được biết đến và sử dụng trong chế tạo thiết bị. Chất bán dẫn hợp chất ternary bao gồm các vật liệu như nhôm gallium arsenide, AlGaAs, indium gallium arsenide, InGaAs và arsenide nhôm indium, InAlAs. Chất bán dẫn hợp chất Quarternary (bốn nguyên tố) cũng được biết đến và sử dụng trong vi điện tử hiện đại.

Khả năng phát sáng độc đáo của chất bán dẫn hợp chất là do thực tế là chúng là chất bán dẫn khoảng cách băng tần trực tiếp. Bảng 1 biểu thị chất bán dẫn nào sở hữu tài sản này. Bước sóng của ánh sáng phát ra bởi các thiết bị được xây dựng từ chất bán dẫn khoảng cách ban nhạc trực tiếp phụ thuộc vào năng lượng khoảng cách ban nhạc. Bằng cách khéo léo thiết kế cấu trúc khoảng cách ban nhạc của các thiết bị composite được xây dựng từ các chất bán dẫn hợp chất khác nhau với khoảng cách ban nhạc trực tiếp, các kỹ sư đã có thể sản xuất các thiết bị phát ra ánh sáng trạng thái rắn từ laser được sử dụng trong truyền thông cáp quang đến bóng đèn LED hiệu quả cao. Một cuộc thảo luận chi tiết về ý nghĩa của khoảng trống băng tần trực tiếp so với gián tiếp trong vật liệu bán dẫn là vượt ra ngoài phạm vi của công việc này.

Đơn giản, chất bán dẫn hợp chất nhị phân có thể được chuẩn bị với số lượng lớn, và tấm tinh thể duy nhất được sản xuất bởi các quá trình tương tự như những người sử dụng trong sản xuất silicon wafer. GaAs, InP và các thỏi bán dẫn hợp chất khác có thể được trồng bằng phương pháp Czochralski hoặc Bridgman-Stockbarger với tấm được chuẩn bị theo cách tương tự như sản xuất tấm silicon. Điều hòa bề mặt của tấm bán dẫn hợp chất, (tức là, làm cho chúng phản chiếu và phẳng) là phức tạp bởi thực tế là ít nhất hai yếu tố có mặt và các yếu tố này có thể phản ứng với chất khắc và mài mòn trong thời trang khác nhau.

Hệ thống vật liệuTênCông thứcKhoảng cách năng lượng (eV)Loại băng tần(I = gián tiếp; D = trực tiếp)
IvKim cươngC5.47I
SiliconSi1.124I
GecmaniGe0.66I
Thiếc xámSn0.08D
IV-IVCacbua silicSic2.996I
Silicon-Germanium (Tiếng Đức)SiXGe1-xVar.I
Phòng IIV-VChì SulfidePbs0.41D
Chì SelenidePbSe (Bằng tiếng Anh)0.27D
Chì TelluridePbTe (PbTe)0.31D
III-V (III-V)Nhôm NitrideAlN (AlN)6.2I
Nhôm PhosphideAlp2.43I
Arsenide nhômAlas2.17I
Nhôm AntimonideThị trường AlSb1.58I
Gallium NitrideGaN (gan)3.36D
Gallium PhosphideGap2.26I
Gallium ArsenideTiếng GaAs1.42D
Gallium AntimonideTiếng GaSb0.72D
Indium NitrideInn0.7D
Indium PhosphideInP (Bằng tiếng Anh)1.35D
Indium ArsenideInAs (Tiếng Việt)0.36D
Indium AntimonideInSb (Bằng tiếng Anh)0.17D
II-VI (II-VI)Kẽm SulfuaZnS (ZnS)3.68D
Kẽm SelenideZnSe (Bằng tiếng Anh)2.71D
Kẽm TellurideZnTe (ZnTe)2.26D
Cadmium SulfideĐĩa cd2.42D
Cadmium SelenideCdSe (Bằng tiếng Anh)1.70D
Cadmium TellurideCdTe (CdTe)1.56D

Bảng 1. Các chất bán dẫn nguyên tố và chất bán dẫn hợp chất nhị phân.




Gửi yêu cầu
Gửi yêu cầu